5分钟图解上拉电阻和下拉电阻的原理与作用！

在上拉电阻和下拉电阻的电路中，经常有的疑问是：上拉电阻为何能上拉？下拉电阻为何能下拉？下拉电阻旁边为何经常会串一个电阻？

电平值的大小、高低是相对于地电平来说的，因此在看电平值的大小时要参考地的电平值来看。看看那些引脚是否接到地上，与自己是否连接外围器件没有关系，因为其实高电平还是低电平是相对于地平面来说的。

在节点与+5V之间接10K欧或4.7K欧的上拉电阻，能够把这个节点的电位拉上来，往往这个节点要求应用单片机或其它控制器来控制它（及这个节点与I/O连接）为高电平或低电平。

如果单纯的想要使这个节点成为高电平，并且输出阻抗非常大，则直接接电源也无妨，但是如果单片机要使这个节点拉低，即单片机内部使节点接地，这样5V电源和地之间就短路了。

另外，当要求这个节点为高电平时，这个节点和地之间的阻抗一般非常大，如100K欧的阻抗，当上拉一个10K欧的电阻，这个点分得的电压为100K欧/（100K+10K）*5V=4.5V，这样也可以拉到高电平。而当要求这个节点为低电平时，只要把它和地连接就可以了，电源和地之间有一个10K偶的电阻，这样就不会短路了。

当低电平时，电源和地之间有一个负载形成的回路，有时候这个节点会再串接一个电阻，因为电流流向阻抗低的地方，所以电流会通过与电源相连的电阻流向地，而不是流向这个与节点相连的电阻，因为这个节点连接的电阻阻抗高，所以低电平时这个点的电势就是低电平。

可以这么认为，对于IC的I/O端口来说，IC内部通过控制高低电平相当于控制这个O/O口与其内部的GND或非常大的电阻相连，如100K欧。当I/O口为低电平0V时，在IC内部，是控制IC芯片O/O口的引脚在芯片内与GND连接；当I/O口为高电平时，如5V。

这个时候I/O口引脚在芯片内是与非常大的电阻，如100K欧相连接的，有时在I/O节点处会再串接一个小电阻值的电阻，如68欧。因为电流流向阻抗低的地方，所以当芯片内部的I/O端口欧与GND相连为低电平时，电源与上拉电阻及芯片内部的GND形成环路进行流通。这时I/O口节点处的电流就会流向芯片内部的GND，因为节点处串接了一个小阻值的电阻。相对于GND来说是高阻，就是大一点点也是高阻，所以电流就不会流过这个串联的电阻。

当用下拉电阻时（所谓的上拉和下拉都是针对高阻态而言的），当I/O口为高阻态时，通过上拉电阻能够让其保持在高电平状态；具体如上文所述：当I/O端口为高阻态时，用下拉电阻把这个口与GND相连接，高阻态电阻值很大，可以理解为断开。实就是和芯片内部的阻值很大的电阻相连接，下拉的时候拉到地上了，没有电流，电平值为0，除非是给这个引脚赋予一个高电平值它才能够起作用。

1

2

3

4

5

6

部分内容来源于网络，版权归原作者所有。如涉及版权或对版权有所疑问，请第一时间与我们联系，感谢。