商机会员
经典：全面了解数字、存储器和混合信号三类电路测试
共 1 个回答
多杏姬
2020-09-06 07:19:46
《 超大规模集成电路测试：数字存储器和混合信号系统 》
第1章 引言
1.1 测试哲学
1.2 测试的作用
1.3 数字和模拟VLSI测试
1.4 VLSI技术的发展趋势对测试的影响
第2章 VLSI测试过程和测试设备
2.1 如何测试芯片
2.1.1 测试类型
2.2 自动测试设备
2.2.1 Advantest Model T6682测试仪
2.2.2 LTX Fusion ATE
2.2.3 多点测试
2.3 电气参数测试
第3章 测试经济学和产品质量
3.1 测试经济学
3.1.1 成本定义
3.1.2 生产
3.1.3 成本利润分析
3.1.4 可测性设计的经济学
3.1.5 十倍法则
3.2 良率
3.3 测量品质的缺陷等级
3.3.1 测试数据分析
3.3.2 缺陷级别评估
第4章 故障模型
4.1 缺陷、错误和故障
4.2 功能测试与结构测试
4.3 故障模型的级别
4.4 故障模型术语表
4.5 单固定故障
4.5.1 故障等价
4.5.2 单固定故障的等价
4.5.3 故障压缩
4.5.4 故障支配和检测点定理
第二部分 测试方法
第5章 逻辑与故障模拟
5.1 用于设计验证的模拟
5.2 用于测试评估的模拟
5.3 用于模拟的模型电路
5.3.1 模型的层次与模拟器类型
5.3.2 层次连接描述
5.3.3 MOS 网络的门级模型
5.3.4 模拟信号的状态
5.3.5 时序
5.4 用于真值模拟的算法
5.4.1 编码模拟
5.4.2 事件驱动模拟
5.5 故障模拟算法
5.5.1 串行故障模拟
5.5.2 并行故障模拟
5.5.3 推演故障模拟
5.5.4 并发故障模拟
5.5.5 Roth的TEST-DETECT算法
5.5.6 微分故障模拟
5.6 故障模拟的统计学方法
5.6.1 故障取样
第6章 可测试性度量
6.1 SCOAP可控制性和可观测性
6.1.1 组合SCOAP度量
6.1.2 组合电路的例子
6.1.3 时序SCOAP度量
6.1.4 时序电路的例子
6.2 高层次可测试性度量
第7章 组合电路测试生成
7.1 算法与表示
7.1.1 结构测试与功能测试
7.1.2 自动测试矢量生成器的定义
7.1.3 搜索空间的抽象
7.1.4 算法完备性
7.1.5 ATPG代数
7.1.6 算法类型
7.2 冗余识别
7.3 全局测试问题
7.4 定义
7.5 重要的组合ATPG算法
7.5.1 D运算和D算法（Roth）
7.5.2 PODEM（Goel）
7.5.3 FAN（Fujiwara和Shimono）
7.5.4 高级算法
7.6 测试生成系统
7.7 测试矢量压缩
第8章 时序电路的测试矢量生成
8.1 单时钟同步电路的ATPG
8.1.1 一个简化的问题
8.2 时间帧展开方法
8.2.1 九值逻辑的使用
8.2.2 时间帧展开方法的发展
8.2.3 近似方法
8.2.4 时间帧展开方法的实现
8.2.5 时序ATPG的复杂度
8.2.6 无循环电路
8.2.7 循环电路
8.2.8 时钟故障和多时钟电路
8.2.9 异步电路
8.3 基于模拟的时序电路ATPG
8.3.1 CONTEST算法
8.3.2 遗传算法
第9章 存储器测试
9.1 存储器密度和缺陷的趋势
9.2 概念
9.3 故障
9.3.1 故障表示
9.3.2 失效机理
9.4 存储器测试层次
9.5 March测试符号
9.6 故障模型
9.6.1 诊断与测试需要
9.6.2 简化的功能故障
9.6.3 故障模型与物理缺陷之间的关系
9.6.4 多故障模型
9.6.5 故障的频率
9.7 存储器测试
9.7.1 采用March测试矢量的功能RAM测试
9.7.2 测试RAM相邻矢量敏感故障
9.7.3 测试RAM技术和与版图有关的故障
9.7.4 RAM测试层次
9.7.5 cache RAM芯片测试
9.7.6 功能ROM芯片测试
9.7.7 电参数测试
第10章 基于DSP模拟和混合信号测试
10.1 模拟和混合信号电路趋势
10.2 定义
10.3 基于DSP的功能测试
10.3.1 概念
10.3.2 基于DSP测试仪的机理
10.3.3 波形综合
10.3.4 波形采样和数字化
10.4 静态ADC和DAC测试方法
10.4.1 传输参数与本征参数
10.4.2 理想ADC的不确定性和失真
10.4.3 DAC转移函数误差
10.4.4 ADC转移函数误差
10.4.5 Flash ADC测试方法
10.4.6 DAC测试方法
10.5 采用傅里叶变换实现仿真仪器
10.5.1 傅里叶电压计
10.5.2 采用非相干采样的模拟器件测试
10.5.3 相干多音测试
10.5.4 ATE矢量操作
10.6 CODEC测试
10.6.1 CODEC性能测试的考虑
10.6.2 CODEC测试
10.7 动态Flash ADC测试FFT方法
10.8 高级方法
10.8.1 事件数字化
10.8.2 随机噪声测量
第11章 基于模型的模拟和混合信号测试
11.1 模拟测试的困难
11.2 模拟故障模型
11.3 抽象级
11.4 模拟测试类型
11.5 模拟故障模拟
11.5.1 动机
11.5.2 非线性电路的DC故障模拟
11.5.3 线性模拟电路AC故障模拟
11.5.4 蒙特卡罗模拟
11.6 模拟自动测试生成
11.6.1 采用灵敏度ATPG
11.6.2 采用信号流图ATPG
11.6.3 其他方法
第12章 延迟测试
12.1 延迟测试问题
12.2 路径延迟测试
12.2.1 组合电路测试生成
12.2.2 电路中的路径数
12.3 转换故障
12.4 延迟测试方法
12.4.1 慢时钟组合测试
12.4.2 增强扫描测试
12.4.3 正常扫描时序测试
12.4.4 可变时钟非扫描时序测试
12.4.5 额定时钟非扫描时序测试
12.5 延迟测试实际考虑
12.5.1 全速度测试
第13章 IDDQ测试
13.1 动机
13.2 IDDQ测试检测的故障
13.3 IDDQ测试方法
13.3.1 IDDQ故障覆盖率标准
13.3.2 从固定故障测试集选择IDDQ测试矢量
13.3.3 仪器问题
13.3.4 电流阈值设定
13.4 IDDQ测试有效性综述
13.5 IDDQ测试的局限性
13.6 艻DDQ测试
13.7 IDDQ内建电流测试
13.8 IDDQ可测试性设计
第三部分 可测试性设计
第14章 数字电路DFT和扫描设计
14.1 特定的DFT方法
14.2 扫描设计
14.2.1 扫描设计规则
14.2.2 扫描电路的测试
14.2.3 多重扫描寄存器
14.2.4 扫描设计的开销
14.2.5 设计自动化
14.2.6 扫描的物理设计与时序验证
14.3 部分扫描设计
14.4 扫描的变种
第15章 内建自测试
15.1 BIST的经济性情况
15.1.1 芯片/电路板面积费用与测试仪费用
15.1.2 芯片/电路板面积费用与系统停机时间费用
15.2 随机逻辑BIST
15.2.1 定义
15.2.2 BIST过程
15.2.3 BIST测试矢量生成
15.2.4 BIST响应压缩
15.2.5 内建逻辑块观察器
15.2.6 按时钟测试BIST系统
15.2.7 按扫描测试BIST系统
15.2.8 循环自测试路径系统
15.2.9 电路初始化
15.2.10 器件级BIST
15.2.11 测试点的插入
15.3 存储器BIST
15.3.1 定义
15.3.2 MARCH测试SRAM BIST
15.3.3 使用MISR的SRAM BIST
15.3.4 相邻矢量敏感故障测试DRAM BIST
15.3.5 透明存储器BIST测试
15.3.6 复杂的例子
15.4 延迟故障BIST
第16章 边界扫描标准
16.1 目的
16.1.1 标准的用途
16.2 边界扫描的系统结构
16.2.1 TAP控制器和端口
16.2.2 边界扫描测试指令
16.2.3 标准对管脚的限制
16.3 边界扫描描述语言
16.3.1 BSDL描述的成分
16.3.2 管脚描述
第17章 模拟测试总线标准
17.1 模拟电路的可测试性设计
17.2 模拟测试总线
17.2.1 目标模拟故障
17.2.2 模拟测试访问端口
17.2.3 测试总线接口电路
17.2.4 模拟边界模块
17.2.5 1149.4标准的指令
17.2.6 其他1149.4标准的特性
第18章 系统测试和基于核的设计
18.1 系统测试问题的定义
18.2 功能测试
18.2.1 微处理器测试
18.3 诊断测试
18.3.1 故障字典
18.3.2 诊断树
18.3.3 系统测试举例
18.4 可测试系统设计
18.5 基于核的设计和测试外壳
18.6 系统芯片的测试体系结构
18.7 完整的设计与测试方法
...
共 1 条
- 1
过 这家伙很懒，什么也没有留下
关注85问题数 62回答数